PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-053255A

(43)Date of publication of application: 25.02.1994

(51)Int.Cl.

H01L 21/338

H01L 29/812

H01L 29/804

(21)Application number : **04-225236**

(71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing:

31.07.1992

(72)Inventor: MATSUMURA КОЛ

(54) SEMICONDUCTOR HETEROSTRUCTURE

(57)Abstract:

PURPOSE: To provide a semiconductor heterostructure whose effective mass with respect to the migrating direction of holes as carriers is reduced to thereby ensure high hole mobility.

CONSTITUTION: A semiconductor heterostructure has holes trapped in the vicinity of the hetero-interface between p-AlGaAs layer 3 of a wide forbidden band semiconductor and a GaAs channel layer 2 of a narrow forbidden band semiconductor. An InAs layer 4, which has a narrower forbidden band than that of the GaAs layer 2 and has biaxial compressive strain, is inserted in the GaAs layer 2 at the portion that has the highest hole density. The effective mass of holes is small in the migrating direction and is large in the

trapping direction.

Detailed Descriptions of the Invention:

•••••

[0009]

[Action] In a semiconductor heterostructure of the present invention, by a biaxial compressive strain effect exerted by action of a semiconductor layer inserted in a narrow forbidden band semiconductor as a channel, degeneracy of a band of holes in the narrow forbidden band semiconductor is resolved, thereby decreasing an effective mass in the biaxial direction (migrating direction in the channel). Therefore, high-speed migration of the holes inside the channel is realized. Since no compressive strain is applied to a trapping direction, an effective mass in the trapping direction remains almost unchanged and large. Further, since the inserted semiconductor layer decreases potential energy of the holes, a hole trapping effect increases, and a carrier concentration also increases.

[0010]

[Examples] In the following, the present invention is specifically described based upon drawings showing examples thereof.

[0011] FIG. 3 is a sectional view showing a semiconductor heterostructure of an example in accordance with the present invention, and in the figure, numeral 1 denotes a GaAs substrate. On the GaAs substrate 1, a GaAs layer 2 as a narrow forbidden band semiconductor and a p-AlGaAs layer 3 as a wide forbidden band semiconductor (film thickness: 300 Å, impurity concentration: 3 × 10^{18} cm⁻³) are deposited in this order. Inside the GaAs layer 2, a monomolecular InAs layer 4 (film thickness: 3 Å) is inserted at a position 25 Å away from an interface with the p-AlGaAs layer 3. This position at which the InAs layer 4 is inserted is set in the vicinity of a position with a density of the holes being the highest inside the GaAs layer 2 as the channel. The holes as the carriers are supplied from the p-AlGaAs layer 3 as a hole supply layer to the GaAs layer 2.

[0012] FIG, 4 is an energy band diagram of the structure as shown in FIG. 3, a top of a valence band in the hetero interface between the GaAs layer 2 and the p-AlGaAs layer 3 is taken as an origin, and a downward direction is taken as a positive potential. Further, E_0 , ψ_{hh0} , E_V , E_F and N_S respectively indicate a sub-band energy level of the holes, a wave function of the holes, an energy level of the valence band, a Fermi level, and a state density of the holes. The sub-band energy level E_0 (energy level: not larger than 15 meV) is formed in the interface between the GaAs layer 2 and the p-AlGaAs layer 3, and the holes are two-dimensionally trapped between the sub-band energy level E_0 and the Fermi level E_F .

••••

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開香号

特開平6-53255

(43)公開日 平成6年(1994)2月25日


(51)Int.CL ⁵ H 0 1 L 21/338 29/812 29/804		庁內整選番号	FI			技術表示箇所	
		7376—4M 7376—4M	HOIL		宋 馩求	H A 錆求項の数1(全 5 頁)	
(21)出順巻号 (22)出願日	特與平4-225236 平成4年(1992) 7	月31日	(71)出願人	三洋電腦	株式会社		
			(72)発明者	大阪府守口市京阪本通2丁目5番5号)発明者 松村 浩二 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内			
			(74)代理人	弁理士	河野 登	表	

(54)【発明の名称】 半導体へテロ構造

(57)【要約】

【目的】 キャリアとするホールの進行方向に対する有 効質量を低減して、ホールの高い移動度を実現する半導 体へテロ構造を提供する。

【構成】 広禁止帯半導体であるp-AlGaAs層3と低禁止帯半導体であるチャネルとしてのGaAs層2とのヘテロ 界面近傍にホールを閉じ込めるようにした半導体ヘテロ 構造において、GaAs層2内のホール密度が最も大きい位置に、GaAs層2より禁止帯が狭く、2軸径の圧縮歪みを 持ったInAs層4を挿入する。ホールの有効質量は進行方向に対して小さく、閉じ込め方向に対して大きい。



【特許請求の範囲】

【請求項1】 ホールをキャリアとし、広禁止帯半導体 とチャネルとしての狭禁止帯半導体とを有する半導体へ テロ構造において、前記独禁止帯半導体より禁止帯が狭 く、2輪性の圧縮歪みをもつ1または複数の半導体層を 前記狭禁止帯半導体に挿入してあることを特徴とする半 導体ヘテロ構造。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、超高速半導体素子のチ ャネルとして用いられる半導体へテロ構造に関する。

[00021

【従来の技術】図1は、電子をキャリアとしたチャネル に利用される従来の半導体へテロ構造を示す断面図であ る。図において、31はGaAs墓板であり、GaAs基板31上に は、狭禁止帯半導体であるGaAs層 32と広禁止帯半導体で あるn - AlGaAs層33 (膜厚:350 A. 不純物濃度:2× 10^{1,1} cm ′)とがこの順に積層されている。キャリアとな る電子はn - ATGaAs層 33からチャネルとなるGaAs層 32に 供給される。

【0003】このような構造では、電子はヘテロ界面に 閉じ込められるので、電子が不絶物散乱を受けにくく、 またその有効質量m' は小さくなる (例えば狭禁止帯半 導体をCaAs層にした場合。m' = 0.067m。, m。: 電 子の静止質量)。その結果、電子は進行方向に対して高 速性を有するという利点がある。ところが、電子は有効 質量が小さいので進行方向だけでなく閉じ込め方向にも 動きやすく、閉じ込めのための障壁である広禁止帯半導 体にも広がって、不純物散乱の影響が進けられない。ま た。2次元キャリア(電子)の状態密度は閉じ込め方向 の有効質量に比例するので、有効質量が小さい電子では 状態密度が小さく、キャリア濃度も減少する。

【0004】図2は、ホールをキャリアとしたチャネル に利用される従来の半導体へテロ構造を示す断面図であ る。図において、4]はGaAs墓板であり、GaAs基板41上に は、狭禁止帯半導体であるGaAs層 42と広禁止帯半導体で あるp-AlGaAs層43 (膜厚: 350 A、不純物濃度: 2× 10~~~~)とがこの順に積層されている。キャリアとな るホールは p ー ATGaAs層43からチャネルとなるGaAs層42 に供給される。

【0005】とのような構造では、ホールの有効質量は 電子に比べて大きい(9.45m。より大きい)ので、その 閉じ込め効果は電子より遙かに大きく。キャリアの2次 元性が良好である。また、閉じ込め方向の有効質量に比 例する2次元キャリア(ホール)の状態密度も、電子に 比べて5倍以上である。

[0006]

【発明が解決しようとする課題】ところが、ホールは有 効質量が大きいので、進行方向の移動度が電子に比べて

求されるデバイスへ適用させることは困難である。

【0007】本発明は斯かる事情に鑑みてなされたもの であり、ホールをキャリアとした場合においても高い移 動度を達成できる半導体へテロ構造を提供するととを目 的とする。

[00081

【課題を解決するための手段】本発明に係る半導体へテ 口構造は、ホールをキャリアとし、広禁止帯半導体とチ ャネルとしての狭禁止帯半導体とを有する半導体へテロ 構造において、前記狭禁止帯半導体より禁止帯が狭く、 2軸性の圧縮歪みをもつ1または複数の半導体層を前記 狭禁止帯半導体に挿入してあることを特徴とする。

[00091

【作用】本発明の半導体へテロ構造では、チャネルとし ての狭禁止帯半導体に挿入された半導体層の作用による 2軸性の圧縮歪み効果によって、狭禁止帯半導体におけ るホールのバンドの縮退が解消されて、その2軸方向 (チャネルにおける進行方向) の有効質量が小さくな る。従って、チャネル内におけるホールの高速移動が実 20 現される。閉じ込め方向には圧縮歪みを受けないので、 閉じ込め方向の有効質量はほとんど変化せずに大きいま まである。また、挿入した半導体層はホールのポテンシ ャルエネルギを減少させるので、ホールの閉じ込め効果 は増大し、キャリア濃度も増加する。

$[0\,0\,1\,0\,1]$

【実施例】以下、本発明をその実施例を示す図面に基づ いて具体的に説明する。

【①①11】図3は本発明に係る一実施例の半導体へテ 口構造を示す断面図であり、図中1はGaAs基板である。 CaAs墓板 1 上には、狭禁止帯半導体であるCaAs層 2 と広 禁止帯半導体であるp-AlGaAs層3(膜厚:300 人,不 純物濃度:3×10°°cm')とがこの順に満層されてい る。GaAs層2中には、p-AlGaAs層3との界面から25A 離れた位置に単分子のInAs層4(膜厚:3A)が挿入さ れている。このInAS層4の挿入位置は、チャネルとなる GaAs層2内においてホールの密度が最も高くなる位置近 傍に設定する。キャリアとなるホールはホール供給層と してのp-AlGaAs層3からGaAs層2に供給される。

【0012】図4は、図3に示すような構造のエネルギ 49 バンド図であり、CaAs層2とp - A1GaAs層3とのヘテロ 界面における価電子帯の頂上を原点とし、下向きを正の ポテンシャルとしている。また、E。 やane、E、 E。 N s は、それぞれホールのサブバンドエネルギ準位_。ホー ルの波動関数。 価電子帯のエネルギ草位。 フェルミ単位 . ホールの状態密度を示す。GaAs層2とp-AlGaAs層3 との界面にサブバンドエネルギ準位E。(エネルギレベ ル:15meV 以下)が形成され、フェルミ準位E, との間 にホールが2次元的に閉じ込められる。

【0013】図5は本発明に係る他の実施例の半導体へ 低く、ホールをキャリアとしたヘテロ構造を高速性が要 50 テロ構造を示す断面図であり、図中1はGaAs基板であ

る。GaAs基板1上には、狭禁止帯半導体であるGaAs層2 と広禁止帯半導体であるpーAlGaAs層3(膜厚:300 A、不絶物濃度:3×10¹¹ cm¹)とがこの順に積層されている。GaAs層2中には、pーAlGaAs層3との界面から20A、25A離れたそれぞれの位置に単分子のInAs層4,4(各膜厚:3A)が挿入されている。このInAs層4,4の挿入位置は、チャネルとなるGaAs層2内においてホールの密度が最も高くなる位置近傍に設定する。キャリアとなるホールはホール供給層としてのpーAlGaAs層3からGaAs層2に供給される。

【0014】図6に、図4と同様に、図5に示すような 構造のエネルギバンドを示す。本実施例でも、GaAs層2 とp-AlGaAs層3との界面にサブバンドE。(エネルギ レベル:2mev 以下)が形成され、フェルミ準位との間 にホールが2次元的に関じ込められる。

【0015】本発明では、チャネルであるGaAs層2内に、GaAsより更に禁止帯が狭く、2軸性の圧縮変みをもったInAs層4を単層または複数層挿入しているので、その変み効果によってホールの進行方向の有効質量が3分の1以下に減少して電子と同程度となり、移動度は増大20する。一方、変み効果の影響を受けない閉じ込め方向におけるホールの有効質量は殆ど変化せず、ホールが元来有してした大きな閉じ込め効果はそのまま維持できる。具体的にホールの有効質量は、進行方向においては0.085m。程度となり、閉じ込め方向においては0.35~0.45m。程度となる。

[0016]

【発明の効果】以上のように、本発明ではチャネルより 更に狭い禁止帯を有し、2軸性の圧縮歪みを持った半導 体層をチャネルに挿入したので、進行方向においては、 元来重かったボールの有効質量がその歪み効果によって 大幅に低減し、ホールの移動度は電子と同程度まで向上* *し、高速デバイスへの適用を図ることが可能となる。

【0017】閉じ込め方向においてはホールの有効質量は大きいままであるので、閉じ込め効果は大きい。従って、不純物イオン、ホール間のクーロン力に対するホールの遮蔽効果は大きく、また、加工精度のばらつきによって生じるヘテロ界面におけるボテンシャルの不均一性に対するホールの遮蔽効果も大きい。この結果、移動度の更なる増大を図ることができる。

【0018】2次元系のキャリアの状態密度は閉じ込め 10 方向の有効質量に比例するので、ホールをキャリアとす る本発明のヘテロ構造では、電子をキャリアとした場合 と比較して、状態密度は5倍以上となり、キャリア濃度 も2~3倍となり、低維音化を図ることができる。

【図面の簡単な説明】

【図1】電子をキャリアとした従来の半導体へテロ構造 を示す断面図である。

【図2】ホールをキャリアとした従来の半導体へテロ推造を示す断面図である。

【図3】本発明の半導体へテロ構造の一実施例を示す断 の 面図である。

【図4】図3に示す半導体へテロ構造のエネルギバンド図である。


【図5】 本発明の半導体へテロ構造の他の実施例を示す 断面図である。

【図6】図5に示す半導体へテロ構造のエネルギバンド図である。


【符号の説明】

- l GaAs基板
- 2 p-AlGaAs層
- 3 GaAsÆ
- 4 InAs


[図1]




[22]








[図4]




Eo:ホールのサブパンドエネル平準位 や Nno:ホールの返車網数 Ev:伽君子帯のエネル半発位 Er:フェルミ挙位 Ns:ホールの状態密度

【図5】



[図6]




E 6 : ホールのサブパンドエネルギ準位 が hao : ホールの波動関数 E v : 信電子帯のエネルギ準位 E r : フェルミ準位 No : ホールの状態密史

期の名称】 半導体ヘテロ構造

#5]

キャリアとするホールの進行方向に対する有 低減して、ホールの高い移動度を実現する半導 標準を提供する。

広禁止帯半導体であるp-AICaAs層3と低禁 体であるチャネルとしてのGaAs層2とのヘテロ にボールを閉じ込めるようにした半導体へテロ いて、GaAs層2内のホール密度が最も大きい位 As層2より禁止帯が狭く、2軸径の圧縮歪みを AS層4を挿入する。ホールの有効質量は進行方 て小さく、閉じ込め方向に対して大きい。



技術表示

止帯半導体に挿入してあることを特徴とする半 口標道。

詳細な説明】

1]

の利用分野】本発明は、超高速半導体素子のチ して用いられる半導体へテロ構造に関する。 2】

技術】図1は、電子をキャリアとしたチャネルれる従来の半導体へテロ構造を示す断面図であるいて、31はGaAs墓板であり、GaAs基板31上に止帯半導体であるGaAs層32と広禁止帯半導体でA1GaAs層33(膜厚:350 A、不純物濃度:2×)とがこの順に積層されている。キャリアとなのエA1GaAs層33からチャネルとなるGaAs層32にる。

3】とのような構造では、電子はヘテロ界面に られるので、電子が不純物散乱を受けにくく、 有効質量血'は小さくなる(例えば狭禁止帯半 As層にした場合。血'= 0.057m。, m。: 電 質量)。その結果、電子は進行方向に対して高 するという利点がある。ところが、電子は有効 さいので進行方向だけでなく閉じ込め方向に く、閉じ込めのための障壁である広禁止帯半導 がって、不純物散乱の影響が避けられない。ま 元キャリア(電子)の状態密度は閉じ込め方向 置に比例するので、有効質量が小さい電子では が小さく、キャリア濃度も減少する。

4】図2は、ホールをキャリアとしたチャネルれる従来の半導体へテロ構造を示す断面図であおいて、41はGaAs墓板であり、GaAs基板41上に止帯半導体であるGaAs層42と広禁止帯半導体でA1GaAs層43(膜厚:350 A、不終物濃度:2×)とがこの順に積層されている。キャリアとなはカーA1GaAs層43からチャネルとなるGaAs層42れる。

5】このような構造では、ホールの有効質量は べて大きい(6.45m。より大きい)ので、その 効果は電子より遙かに大きく、キャリアの2次 [0008]

10

20

【課題を解決するための手段】本発明に係る半記 口構造は、ホールをキャリアとし、広禁止帯半記 ヤネルとしての狭禁止帯半導体とを育する半導(構造において、前記狭禁止帯半導体より禁止帯) 2軸性の圧縮歪みをもつしまたは複数の半導体が 狭禁止帯半導体に挿入してあることを特徴とす。 【①①① 9】

【作用】本発明の半導体へテロ構造では、チャンでの狭禁止帯半導体に挿入された半導体層の作用で動性の圧縮歪み効果によって、狭禁止帯半導性るホールのバンドの縮退が解消されて、その2種(チャネルにおける進行方向)の有効質量が小さる。従って、チャネル内におけるホールの高速利助される。閉じ込め方向には圧縮歪みを受けないまである。また、挿入した半導体層はホールの制じまである。また、挿入した半導体層はホールの制じまである。また、挿入した半導体層はホールの制じまである。また、挿入した半導体層はホールの制じまである。また、挿入した半導体層はホールの制じまである。また、挿入した半導体層はホールの関じまである。また、挿入した半導体層はホールの関じまである。また、挿入した半導体層はホールの関じまである。

[0010]

【実施例】以下、本発明をその実施例を示す図配 いて具体的に説明する。

【りり11】図3は本発明に係る一実能例の半年日標道を示す断面図であり、図中1はGaAs基板でGaAs基板でGaAs基板であるGaAs属禁止帯半導体であるpーAlGaAs層3(競厚:300 純物濃度:3×10~cm²)とがこの順に積層される。GaAs層2中には、pーAlGaAs層3との界面が離れた位置に単分子のInAs層4(膜厚:3A)がれている。このInAs層4の挿入位置は、チャネルGaAs層2内においてホールの密度が最も高くなりである。キャリアとなるホールはホールのGaAs層2内においてホールの密度が最も高くにおいてホールの多度が最も高くなけてのpーAlGaAs層3からGaAs層2に供給される【りり12】図4は、図3に示すような構造のエバンド図であり、GaAs層2とpーAlGaAs層3との界面における価電子帯の頂上を原点とし、下向きボテンシャルとしている。また、E。のhne、E、

s は、それぞれボールのサブバンドエネルギ準値

厚:3Å)が挿入されている。このInAs層4、 位置は、チャネルとなるGaAs層2内においてホ 度が最も高くなる位置近傍に設定する。キャリ ホールはホール供給層としてのpーAIGaAs層3 層2に供給される。

4】図6に、図4と同様に、図5に示すようなネルギバンドを示す。本実施例でも、GaAs層2 GaAs層3との界面にサブバンドE。(エネルギ 2 mev 以下)が形成され、フェルミ準位との間が2次元的に関じ込められる。

5】本発明では、チャネルであるGaAs層2内より更に禁止帯が狭く、2軸性の圧縮歪みをも層4を単層または複数層挿入しているので、そ果によってホールの進行方向の有効質量が3分に減少して電子と同程度となり、移動度は増大方、歪み効果の影響を受けない閉じ込め方向にルの有効質量は殆ど変化せず、ホールが元素た大きな閉じ込め効果はそのまま維持できる。ホールの有効質量は、進行方向においては0.35~0.45となる。

効果】以上のように、本発明ではチャネルより 禁止帯を有し、2軸性の圧縮歪みを持った半導 ャネルに挿入したので、進行方向においては、 ったホールの有効質量がその歪み効果によって 減し、ホールの移動度は電子と同程度まで向上*

61

って生じるヘテロ界面におけるボテンシャルの! に対するボールの遮蔽効果も大きい。この結果。 の更なる増大を図ることができる。

【10018】2次元系のキャリアの状態密度は 方向の有効質量に比例するので、ホールをキャ る本発明のヘテロ構造では、電子をキャリアとし と比較して、状態密度は5倍以上となり、キャ も2~3倍となり、低雑音化を図ることができ、 【図面の簡単な説明】

【図1】電子をキャリアとした従来の半導体へ: を示す断面図である。

【図2】ホールをキャリアとした従来の半導体・ 造を示す断面図である。

【図3】本発明の半導体へテロ構造の一実施例: 20 面図である。

【図4】図3に示す半導体へテロ構造のエネル・図である。

【図5】本発明の半導体へテロ構造の他の実施(断面図である。

【図6】図5に示す半導体へテロ構造のエネル中図である。


【符号の説明】

- l GaAs基板
- 2 p-AlGaAs層
- 3 GaAsÆ


30


10

4 InAs層




[図2]







[図4]



E o : ホールのサブバンドエネル半準位 Ÿ h h o : ホールの波動関数 E v : 伽電子帯のエネルギ業位 E r : フェルミ挙位 N s : ホールの状態密度

[図5]





E 6 :ホールのサブパンドエネルギ準位 ジ h ka :ボールの波動関数 E 7 :価電子帯のエネルギ準位 E 8 :フェルミ準位 N 8 :ボールの状態密度